輸入通道數(shù)：4ch。
輸入電壓：DC?10～10V。
輸入電流：DC0～20mA。
輸入微小電壓：?100～100mV。
輸入熱電偶：K、J、T、E、N、R、S、B、U、L、PLⅡ、W5Re/W26Re。
輸入測(cè)溫電阻：Pt1000、Pt100、JPt100、Pt50。
轉(zhuǎn)換速度：50ms/ch。
分辨率（電壓/電流/微小電壓）：1/20000
分辨率（熱電偶）：B、R、S、N、PL Ⅱ、W5Re/W26Re:0.3℃、K、E、J、T、U、L:0.1℃LY10R2
測(cè)溫電阻：Pt100、JPt100:0.03℃/0.1℃、Pt1000、Pt50:0.1℃。
減少編程工時(shí)［縮放功能 ］。
無(wú)需程序即可將數(shù)字量輸出值輕松轉(zhuǎn)換(縮放)為任意數(shù)值的功能。
無(wú)需使用梯形圖轉(zhuǎn)換程序，可減少編程工時(shí)。
縮放設(shè)定示例（L60AD4-CM時(shí)）。
將輸入量程4mA～20mA的數(shù)字量輸出值(0～20000)縮放為正負(fù)20000的值時(shí)。
［ 數(shù)字濾波器功能 ］
只需簡(jiǎn)單設(shè)定參數(shù)，即可消除多余頻率成分的功能。
可從低通濾波器、高通濾波器、中通濾波器中選擇。
無(wú)需梯形圖內(nèi)的濾波器處理，可減少編程工時(shí)。
此外，在轉(zhuǎn)換完成的同時(shí)可獲得經(jīng)濾波器處理的A/D轉(zhuǎn)換值，
因此可縮短從轉(zhuǎn)換到進(jìn)行濾波器處理的總處理時(shí)間。輸入輸出（DC/差動(dòng)）。
輸入點(diǎn)數(shù)：12點(diǎn)（DC5V/DC24V/差動(dòng)通用）。
脈沖輸入速度：高8M pulse/s（2MHz）。
輸出點(diǎn)數(shù)：8點(diǎn)（DC5V～DC24V）6點(diǎn)（差動(dòng)）。
脈沖輸出速度：高8M pulse/s（2MHz）。
高速且穩(wěn)定的輸入輸出響應(yīng)
可實(shí)現(xiàn)不受CPU模塊的運(yùn)算處理和總線性能影響的高速響應(yīng)，
通過(guò)硬件處理實(shí)現(xiàn)穩(wěn)定的輸入輸出響應(yīng)。
LD40PD01內(nèi)配備了外部輸入輸出接口及FPGA，
因此可實(shí)現(xiàn)不受CPU模塊掃描時(shí)間和總線性能影響的高速控制（實(shí)現(xiàn)μs指令的輸入輸出響應(yīng)時(shí)間）。
可實(shí)現(xiàn)穩(wěn)定輸入輸出響應(yīng)（處理時(shí)間的偏差為ns級(jí)）。
通過(guò)直觀的專用工具進(jìn)行FPGA設(shè)定。
在FPGA設(shè)計(jì)過(guò)程中可省去以往必須的設(shè)計(jì)處理（ HDL記述、邏輯合成和時(shí)間驗(yàn)證），
減少作業(yè)工時(shí)。收到產(chǎn)品后可立即使用專用工具進(jìn)行動(dòng)作驗(yàn)證，可大幅縮短設(shè)計(jì)工時(shí)。輸入點(diǎn)數(shù)：32點(diǎn)。
額定輸入電壓：DC24V。
公共端方式：32點(diǎn)/公共端。
輸入輸出占用點(diǎn)數(shù)：32點(diǎn)（I/O分配：輸入32點(diǎn)）。
外部配線連接方式：40針連接器。
輸入輸出模塊也稱為控制模塊，在有控制要求時(shí)可以輸出信號(hào)，
或者提供一個(gè)開關(guān)量信號(hào)，使被控設(shè)備動(dòng)作，
同時(shí)可以接收設(shè)備的反饋信號(hào)，以向主機(jī)報(bào)告，
是火災(zāi)報(bào)警聯(lián)動(dòng)系統(tǒng)中重要的組成部分，
市場(chǎng)上的輸入輸出模塊都可以提供一對(duì)無(wú)源常開/常閉觸點(diǎn)，
用以控制被控設(shè)備，部分廠家的模塊可以通過(guò)參數(shù)設(shè)定，
設(shè)置成有源輸出，相對(duì)應(yīng)的還有雙輸入輸出模塊、多輸入輸出模塊等等。